คุณอาจสังเกตว่าซอฟต์แวร์ Quartus® II รายงานพาธที่ไม่มีข้อจํากัดในขณะรันquartus_staพร้อม --sdc
ตัวเลือกในการวิเคราะห์เวลา ลักษณะการทํางานนี้อาจเกิดขึ้นแม้ว่าจะไม่มีพาธที่ไม่มีข้อจํากัดเมื่อเรียกใช้การคอมไพล์แบบเต็ม หากคุณใช้ --sdc
ตัวเลือกสําหรับ quartus_sta
คําสั่ง ซอฟต์แวร์จะใช้เฉพาะข้อจํากัดในไฟล์ Synopsys Design Constraints (.sdc) ที่ระบุสําหรับการวิเคราะห์เวลา แต่ไม่ใช้ข้อจํากัดด้านเวลาแบบฝังในไฟล์การออกแบบของคุณ
เพื่อหลีกเลี่ยงลักษณะการทํางานนี้ ให้ปฏิบัติตามวิธีใดวิธีหนึ่งต่อไปนี้:
- รวมคําสั่ง
read_sdc -hdl
ภายในไฟล์ .sdc ที่ระบุเพื่อให้ซอฟต์แวร์ใช้ข้อจํากัดแบบฝัง --sdc
ถอดตัวเลือกออก--sdc
หากไม่มีตัวเลือก ซอฟต์แวร์จะทําการวิเคราะห์เวลาโดยใช้ข้อจํากัดแบบฝังในไฟล์การออกแบบและไฟล์ .sdc ในโครงการของคุณ