คำอธิบาย
ใช่ ตัวรับส่งสัญญาณ CMU PLL อาจล้มเหลวในการล็อกอุปกรณ์ Stratix® IV GX/GT, HardCopy® IV GX และอุปกรณ์ II GX/GZ Arria®หลังจากการกําหนดค่าแบบไดนามิก CMU PLL ในกรณีมุมเฉพาะต่อไปนี้
- การใช้พิน REFCLK แบบไม่เฉพาะเพื่อตอกบัตร CMU PLL
- พิน REFCLK จากภายนอกบล็อกตัวรับส่งสัญญาณผ่านสาย ITB
- พอร์ตเอาต์พุตสัญญาณนาฬิกาจาก GPLL ด้านซ้าย/ขวา (การเรียงซ้อน PLL)
- พินอินพุต CLK เฉพาะผ่านเครือข่าย GCLK
และ
- การเดินสายแบบแข็งที่พอร์ต reconfig_mode_sel ALTGX_RECONFIG MegaWizard® เป็นค่าคงที่ที่ 3'b100 (โหมดการกําหนดค่า CMU PLL ใหม่)
ปัญหานี้ไม่ปรากฏในการจําลอง
ปัญหานี้มีอยู่ในทุกเวอร์ชันซอฟต์แวร์ Quartus® II สูงสุดและรวมถึง Quartus II 10.1
ในการแก้ไขปัญหานี้ คุณต้องติดตั้งซอฟต์แวร์ Quartus II เวอร์ชัน 10-1-SP1 และสร้างส่วนประกอบ ALTGX_RECONFIG Megawizard ใหม่