เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชัน 15.0.2 และรุ่นก่อนหน้า phase_done อาจไม่เป็นการยืนยันหลังจากเปลี่ยนเฟสโดยพัลส์ phase_en ในการจําลองระดับเกทของการเปลี่ยนเฟสไดนามิกด้วย Altera PLL IP
ปัญหานี้มีผลต่อการจําลองเท่านั้น
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์มาตรฐาน Intel® Quartus® Prime เวอร์ชัน 16.0