คำอธิบาย
Qsys address การแปลพอร์ต CRA บน Avalon®-MM Hard IP สําหรับ PCI Express® ไม่ถูกต้องเมื่อใช้ VHDL เป็นภาษาเจนเนอเรชั่น
ปัญหานี้ไม่เกิดขึ้นเมื่อใช้ Verilog HDL
ความละเอียด
หากต้องการแก้ไขปัญหานี้ใน VHDL ให้แก้ไขไฟล์ VHDL ที่สร้างขึ้นด้วยตนเอง:
เปิดไฟล์ Qsys .vhd ระบุ altpcie_< device family>_hip_avmm_hwtcl ส่วนประกอบ
เปลี่ยนบรรทัดจาก:CraAddress_i : in std_logic_vector(11 downto 0)
ถึงCraAddress_i : in std_logic_vector(13 downto 2)
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต