ID บทความ: 000084875 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 01/01/2015

ฉันจะเลือก ATX PLL ในเมกะวิซเล็ต Triple Speed Ethernet (TSE) ได้อย่างไร

สิ่งแวดล้อม

  • อีเธอร์เน็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ตัวจัดการปลั๊กอิน MegaWizard ไม่มีตัวเลือกในการเลือก ATX PLL ในขณะที่สร้าง Ethernet MAC ที่มี 1000BASE-X/SGMII PCS และ PMA อุปกรณ์ Stratix® IV GX/GT มี PLL ส่งเสริม (ATX) เพิ่มเติม ซึ่งสามารถใช้ในตัวรับส่งสัญญาณ Ethernet MAC 1000BASE-x ขั้นตอนด้านล่างแสดงให้คุณเห็นวิธีการใช้ ATX PLL ในการออกแบบตัวรับส่งสัญญาณ

     

    1. หากต้องการใช้ ATX PLL ใน Ethernet MAC ที่มีการออกแบบ 1000BASE-X/SGMII PCS และ PMA คุณต้องรันการออกแบบของคุณใน Quartus ขยายลําดับชั้นทั้งหมดในการออกแบบของคุณหลังจากการวิเคราะห์และการสังเคราะห์ คุณจะเห็น AltGX Megafunction ภายใน IP Ethernet MAC ของคุณ

     

    2. คุณสามารถเปิดคอร์ ALTGX ด้วย Megawizard Plug-in Manager ได้โดยดับเบิลคลิกที่คอร์นั้น คุณสามารถดูการตั้งค่าทั้งหมดที่ทําโดย Megawizard ณ จุดนี้ จริงๆ แล้ว ตัวเลือก ATX PLL (ภายใต้การตั้งค่า PLL) เป็นสีเทา

     

    3. ไปที่หน้าทั้งหมดบนตัวจัดการปลั๊กอิน Megawizard และคัดลอกการตั้งค่าทั้งหมดที่ทําโดย Megawizard บน ALTGX ปิด Megawizard Manager

     

    4. ขั้นตอนต่อไปคือการสร้างฟังก์ชัน ALTGX ใหม่ด้วย ATX PLL ที่เลือกไว้ เปิด Megawizard Plug-in Manager อีกครั้งและครั้งนี้สร้างเมกะฟังก์ชัน AltGX ใหม่ (อยู่ภายใต้ IO/ALTGX) ใช้การตั้งค่าทั้งหมดที่คัดลอกมาในขั้นตอนที่ 3 อย่างไรก็ตาม ในครั้งนี้ ให้เลือก "ใช้ ATX PLL"

     

    5. สร้างฟังก์ชัน ALTGX ใหม่

     

    6. ค้นหาและเปิดไฟล์การออกแบบซึ่งสร้างอินสแตนซ์ ALTGX ใน IP อีเธอร์เน็ต ในกรณีนี้ไฟล์คือ "altera_tse_gxb_gige_inst.v" เปลี่ยน ALTGXB เดิมด้วย ALTGXB ใหม่ด้วย ATX PLL ที่สร้างขึ้นในขั้นตอนที่ 5

    หมายเหตุ: ALTGX ใหม่ไม่มีพอร์ต 'fixedclk' และ 'fixedclk_fast' อย่าลืมแสดงความคิดเห็น

     

    รหัสสําหรับ ATXPLL จะมีลักษณะดังนี้หลังจากการปรับเปลี่ยน:

    generate if ( DEVICE_FAMILY == || "STRATIXIV" DEVICE_FAMILY == "HARDCOPYIV")

    เริ่ม ต้น

                    altera_tse_alt4gxb_gige the_altera_tse_alt4gxb_gige// ALTGXB โดยไม่มี ATX PLL

        my_ALTGX_with_ATXPLL the_altera_tse_alt4gxb_gige// ALTGXB พร้อม ATX PLL

    (

    .cal_blk_clk (cal_blk_clk)

    .fixedclk (wire_reconfig_clk),

    .fixedclk_fast(1'b0),

    .gxb_powerdown (gxb_powerdown)

     

    7. คอมไพล์การออกแบบใหม่ ยืนยันการเปลี่ยนแปลงในรายงานที่เหมาะสม

     

    ตัวเลขด้านล่างแสดงตําแหน่งของคอร์ AltGX, "altera_tse_alt4gxb_gige" ภายใน TSE เมกะคอร์ "my_ethernet"

     

     

     

     

    Figure 1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    Stratix® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้