คำอธิบาย
ข้อบกพร่องใน IP เวอร์ชัน 7.2SP3 และก่อนหน้านี้ส่งผลให้การลงทะเบียนโหมด DQS ที่แตกต่างไม่ได้รับการตั้งค่าอย่างถูกต้องในระหว่างการเริ่มต้นหน่วยความจํา DDR2
ดังนั้นหน่วยความจํา DDR2 จึงใช้การตั้งสัญญาณโหมด DQS แบบปลายเดียวในขณะที่Stratix® อุปกรณ์ III ได้รับการกําหนดค่าสําหรับโหมดที่แตกต่าง
ซึ่งจะลดเวลาในการอ่านและเขียน
DDR SDRAM ไม่ได้รับผลกระทบเนื่องจากรองรับ Single End เท่านั้น
DDR3 SDRAM ไม่ได้รับผลกระทบ เนื่องจากรองรับเฉพาะโหมดความแตกต่างเท่านั้น
Stratixซีรีส์ II และอุปกรณ์รุ่นก่อนหน้าจะไม่ได้รับผลกระทบเนื่องจากไม่รองรับโหมด DQS ที่แตกต่าง
บักนี้ได้รับการแก้ไขในเวอร์ชัน 8.0 ของ Quartus® ซอฟต์แวร์ II และ IP
ผู้ใช้ต้องอัพเกรดและสร้าง IP Stratix III DDR2 ใหม่หากจําเป็นต้องมีโหมด Differential DQS