ID บทความ: 000084734 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/06/2014

มีปัญหาที่ทราบเกี่ยวกับความสมบูรณ์ของสัญญาณ Tx ตัวรับส่งสัญญาณที่อาจเพิ่ม BER บนอุปกรณ์ซิลิคอนการผลิต Stratix® V GX หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 PHY Lite สำหรับอินเทอร์เฟซแบบขนาน
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0, 12.0SP1 และ 12.0SP2 คุณอาจเห็นข้อบกพร่องเป็นระยะๆ บนพิน Tx ของอุปกรณ์ผลิต Stratix® V GX

    ความผิดพลาดดังกล่าวจะทําให้เกิดค่า Jitter Tx เพิ่มขึ้นเล็กน้อย ซึ่งอาจส่งผลให้อัตราความผิดพลาดบิต (BER) เพิ่มขึ้นเล็กน้อย

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ติดตั้งโปรแกรมแก้ไขที่เหมาะสมด้านล่าง

    โปรแกรมแก้ไขสําหรับซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 dp2

    โปรแกรมแก้ไขสําหรับซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 dp3

    โปรแกรมแก้ไขสําหรับซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 SP1

    โปรแกรมแก้ไขสําหรับซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 SP2

    หลังจากติดตั้งโปรแกรมแก้ไขแล้ว ให้สร้างระบบ PHY และ/หรือ QSYS ของตัวรับส่งสัญญาณของคุณใหม่ และคอมไพล์โครงการของคุณใหม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® V GX FPGA
    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้