ID บทความ: 000084664 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/04/2013

ความกว้างของชีพจรขั้นต่ําสําหรับฮาร์ดโปรเซสเซอร์ระบบแบบเย็นและการรีเซ็ตแบบ Warm (nPOR, nRST) ในอุปกรณ์ Cyclone V คืออะไร

สิ่งแวดล้อม

  • รีเซ็ต
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย ความกว้างของชีพจรขั้นต่ําสําหรับระบบฮาร์ดโปรเซสเซอร์แบบเย็นและการรีเซ็ตแบบ Warm (nPOR, nRST) คือรอบสัญญาณนาฬิกา oscilator 1 (osc1) 6 รอบบนอุปกรณ์ Cyclone® V ช่วงสัญญาณนาฬิกา osc1 คือ 10 - 50 MHz
    ความละเอียด ข้อมูลนี้จะถูกเพิ่มไปยังคู่มือ Cyclone V เวอร์ชันถัดไป

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้