ID บทความ: 000084587 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/12/2015

เชื่อมโยงปัญหาการฝึกอบรมเมื่อใช้ ATX PLL และ Soft Reset Controller กับ Gen2 Arria V GZ Hard IP สําหรับ PCI Express IP Core

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หากคุณใช้ ATX PLL และคอนโทรลเลอร์ซอฟต์รีเซ็ตด้วย Gen2 Arria V GZ Hard IP สําหรับ PCI Express IP Core คุณอาจสังเกตเห็นความเร็วในการฝึกอบรมการเชื่อมต่อ ปัญหาการเปลี่ยนแปลง ปัญหานี้เกิดขึ้นเนื่องจากการกําหนดค่านี้ไม่ถูกต้อง ใช้การยกเลิกฮาร์ดออฟเซ็ตเมื่อเริ่มต้นแทนที่จะเป็นซอฟต์ออฟเซ็ต ยก เลิก

    ความละเอียด

    วิธีแก้ไขปัญหาชั่วคราวคือการเลือก CMU PLL และการรีเซ็ตฮาร์ด คอนโทรลเลอร์สําหรับตัวแปร Gen2 ของ Arria V GZ Hard IP สําหรับ PCI Express IP Core

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V GZ FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้