ID บทความ: 000084447 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/06/2013

ทําไมโครงการของฉันกับอินเทอร์เฟซ RLDRAM หรือ QDR ถึงติดตั้งอยู่ใน Fitter

สิ่งแวดล้อม

    ซอฟต์แวร์ Intel® Quartus® II
    IP เอฟพีจีเอ Intel® RLDRAM 3 UniPHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II การคอมไพล์อาจไม่เสร็จสิ้นในระหว่างขั้นตอน fitter หากคุณให้ซอฟต์แวร์ Quartus® II วางพินโดยอัตโนมัติ ปัญหานี้เกิดจากการติดตั้งพิน strobe หรือมาสก์ข้อมูล (DM) หลายพินจากอินเทอร์เฟซที่แตกต่างกันลงในกลุ่ม x4 DQ/DQS เดียวกันเมื่อใช้ RLDRAM II, RLDRAM III, QDR หรือ QDR II

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ ให้วางพิน strobe และพิน DM ลงในกลุ่ม x4 DQ/DQS ที่แตกต่างกันด้วยตนเอง

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชัน 13.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 18 ผลิตภัณฑ์

Arria® II GX FPGA
Arria® II GZ FPGA
อุปกรณ์ HardCopy™ IV GX ASIC
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
อุปกรณ์ HardCopy™ III ASIC
อุปกรณ์ HardCopy™ IV E ASIC
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้