คำอธิบาย
ไม่ ในอุปกรณ์ Stratix® III และ Stratix IV นาฬิกาการซิงโครไนส์อัตราครึ่งอัตราจะถูกกระจายจากกลุ่ม DQ หนึ่งไปยังอุปกรณ์ถัดไปโดยตรงใน IOE ดังนั้น Datapaths ที่ใช้ Altera Altmemphy จึงต้องไม่ถูกแทรกสลับซึ่งกันและกัน
ข้อกําหนดนี้ไม่มีผลต่อ Datapaths Altmemphy เต็มอัตรา ดูข้อมูลเพิ่มเติมได้ที่ AN 435: การใช้ DDR และ DDR2 SDRAM ใน Stratix III และอุปกรณ์ IV (PDF) Stratix