ทําไมการผสานบล็อก DSP ไม่เกิดขึ้น

คำอธิบาย

ซอฟต์แวร์ Quartus® II อาจไม่ผสานตัวคูณอิสระไว้ในหนึ่งหรือสองบล็อก DSP เมื่อใช้ตระกูลอุปกรณ์ Cyclone® V, Arria® V และ Stratix® V

ตัวอย่างเช่น:

สามตัวคูณอิสระ 9x9 จะพอดีกับสามบล็อก DSP แทนที่จะผสานเป็นบล็อก DSP เดียว

ตัวคูณอิสระ 16x16 สองตัวจะพอดีกับสองบล็อก DSP แทนที่จะรวมเป็นบล็อก DSP เดียว

สามตัวคูณอิสระ 18x18 จะพอดีกับสาม DSP Block แทนที่จะผสานเป็นสองบล็อก DSP

ความละเอียด

การผสานรวมตัวคูณอิสระจะมีผลโดยอัตโนมัติเมื่อซอฟต์แวร์ Quartus® II ได้กําหนดบล็อก DSP ไม่เพียงพอบนอุปกรณ์หรือภายในภูมิภาค LogicLock

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Stratix® V GT FPGA

Cyclone® V GX FPGA

Stratix® V GS FPGA

เลือกภาษาของคุณ