ID บทความ: 000084258 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/08/2013

ทําไมจึงพบข้อผิดพลาดต่อไปนี้เมื่อฉันพยายามจําลองการกําหนดค่า PCIe Avalon-MM Root Port

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® Arria® V Hard IP สำหับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชัน v12.1SP1 และรุ่นก่อนหน้า สคริปต์การตั้งค่า ModelSim® ที่สร้างอัตโนมัติ msim_setup.tcl จึงทําให้เกิดข้อผิดพลาดของรูปแบบที่แสดงด้านล่างเมื่อใช้ Stratix® V หรือ Arria® V GZ Hard IP Core สําหรับ PCI Express® IP ที่กําหนดค่าเป็นพอร์ต Root Avalon® Memory-Mapped (Avalon-MM) ข้อผิดพลาดเหล่านี้พบได้ใน ModelSim เมื่อใช้สคริปต์การติดตั้งที่อยู่ในไดเรกทอรีต่อไปนี้:

    ชื่อ <Qsys>\การจําลอง\mentor\msim_setup.tcl

    # ** ข้อผิดพลาด: (vopt-7) ไม่สามารถเปิดไฟล์ข้อมูล "pcie_sv_hip_avmm_0/_info" ในโหมดอ่าน

    # ไม่มีไฟล์หรือไดเรกทอรีดังกล่าว (errno = ENOENT)

    # ** ข้อผิดพลาด: ./ โมดูลย่อย/altpcie_sv_hip_avmm_hwtcl.v(2354): ไม่ได้กําหนดโมดูล 'altpcietb_bfm_log_common'

    # ** ข้อผิดพลาด: (vopt-7) ไม่สามารถเปิดไฟล์ข้อมูล "pcie_sv_hip_avmm_0/_info" ในโหมดอ่าน

    # ไม่มีไฟล์หรือไดเรกทอรีดังกล่าว (errno = ENOENT)

    # ** ข้อผิดพลาด: ./ submodules/altpcie_sv_hip_avmm_hwtcl.v(2355): ไม่ได้กําหนดโมดูล 'altpcietb_bfm_req_intf_common'

    # ** ข้อผิดพลาด: (vopt-7) ไม่สามารถเปิดไฟล์ข้อมูล "pcie_sv_hip_avmm_0/_info" ในโหมดอ่าน

    # ไม่มีไฟล์หรือไดเรกทอรีดังกล่าว (errno = ENOENT)

    # ** ข้อผิดพลาด: ./ submodules/altpcie_sv_hip_avmm_hwtcl.v(2356): ไม่ได้กําหนดโมดูล 'altpcietb_bfm_shmem_common'

    # ** ข้อผิดพลาด: (vopt-7) ไม่สามารถเปิดไฟล์ข้อมูล "pcie_sv_hip_avmm_0/_info" ในโหมดอ่าน

    # ไม่มีไฟล์หรือไดเรกทอรีดังกล่าว (errno = ENOENT)

    # ** ข้อผิดพลาด: ./ submodules/altpcie_sv_hip_avmm_hwtcl.v(2357): ไม่ได้กําหนดโมดูล 'altpcietb_ltssm_mon'

    # การปรับแต่งประสิทธิภาพล้มเหลว

    # ข้อผิดพลาดในการโหลดการออกแบบ

    ความละเอียด

    ปัญหานี้พบได้เฉพาะกับสคริปต์การจําลอง IP แบบสแตนด์อโลน Testbench ที่สร้างอัตโนมัติทํางานได้อย่างถูกต้อง

    วิธีแก้ไขปัญหาชั่วคราวลบ เส้นสี่เส้น 2354 ถึง 2357 ที่แสดงด้านล่างในไฟล์ altpcie_sv_hip_avmm_hwtcl.v

    altpcietb_bfm_log_common bfm_log_common ( .dummy_out (bfm_log_common_dummy_out);
    altpcietb_bfm_req_intf_common bfm_req_intf_common ( .dummy_out (bfm_req_intf_common_dummy_out);
    altpcietb_bfm_shmem_common bfm_shmem_common ( .dummy_out (bfm_shmem_common_dummy_out))
    altpcietb_ltssm_mon ltssm_mon ( .dummy_out (ltssm_dummy_out), .ep_ltssm (5\'h0), .rp_clk (sim_pipe_pclk_out), .rp_ltssm (ltssmstate), .rstn (npor);

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้