คำอธิบาย
ห่วงโซ่ LUT เป็นการเชื่อมต่อระหว่างฟังก์ชันลอจิกแบบ Combinatorial Logic Element (LE) ที่ต่อเนื่องกัน คุณไม่สามารถบังคับให้ซอฟต์แวร์ใช้ทรัพยากรการกําหนดเส้นทางนี้ได้ เช่นเดียวกับการเชื่อมต่ออื่นๆ ซอฟต์แวร์เลือกการกําหนดเส้นทางนี้โดยอัตโนมัติโดยปรับพาธสําคัญให้พอดีเมื่อใช้การคอมไพล์ที่ขับเคลื่อนเวลา (TDC)
คุณสามารถแนะนําการใช้งานห่วงโซ่การลงทะเบียนโดยใช้ WYSIWYG LE มี regcascin และ regcascout พอร์ตบน Stratix WYSIWYG LE ที่คุณสามารถเชื่อมต่อกันในลักษณะห่วงโซ่ตามความจําเป็นสําหรับบล็อกอาร์เรย์ลอจิก (LAB) หรือ 10 LEs ที่มีความยาวสูงสุด มิเช่นนั้นการสังเคราะห์ลอจิกควรใช้ประโยชน์จากสิ่งนี้โดยอัตโนมัติ