ในแท็บ การวิเคราะห์ ตัวแก้ไขพารามิเตอร์ IP Intel® Arria® 10 FPGA สามารถเลือกตัวเลือก PHY แบบนามธรรมเพื่อเพิ่มความเร็วในการจําลอง RTL ของอินเทอร์เฟซหน่วยความจําภายนอก Intel® Arria® IP FPGA 10 ตัว
ในระหว่างการจําลองครั้งแรก ไฟล์ altera_emif_nios_force_abphy.sv จะได้รับการอัปเดตด้วยแรงสัญญาณเพื่อปรับใช้การปรับเทียบ PHY
เมื่อรันการจําลองครั้งแรกเสร็จสิ้นแล้ว คุณต้องคอมไพล์ชุดไฟล์การจําลองอีกครั้งก่อนที่คุณจะรันการจําลองอีกครั้ง
หากคุณไม่ได้คอมไพล์ชุดไฟล์ใหม่ก่อนเรียกใช้การจําลอง PHY จะปรากฏเป็นรีเซ็ตแม้ว่าสัญญาณอินพุต global_reset_n จะถูกลบออกแล้วก็ตาม