ID บทความ: 000084218 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 01/01/2015

ฉันจะเปิดใช้งานการรองรับการขัดจังหวะสําหรับพินแบบอินพุต HLGPI[13:0] ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    พินแบบอินพุตอย่างเดียวของอุปกรณ์ Cyclone® V SX ร่วมกับคอนโทรลเลอร์ HPS DDR ในการระบุตําแหน่งพินสําหรับพิน GPI เหล่านี้ โปรดดูโซลูชันที่เกี่ยวข้อง

    สัญญาณ HLGPI ทางกายภาพ[13:0] เชื่อมต่อกับ GPIO2_porta_input[13:26] ใน HPS คุณสามารถกําหนดค่า HLGPI เพื่อสร้างการขัดจังหวะเช่นเดียวกับ GPIO อื่น ๆ ในส่วนประกอบ GPIO2

    ในการกําหนดค่าการขัดจังหวะ GPIO ให้กําหนดค่าการลงทะเบียนต่อไปนี้ - gpio_inten, gpio_intmask, gpio_inttype_level และการลงทะเบียน gpio_int_polarity การลงทะเบียนเหล่านี้สามารถพบได้ในแผนที่ที่อยู่สําหรับอุปกรณ์ Cyclone V HPS ที่หน้าเว็บแผนที่และคํานิยามของที่อยู่ลงทะเบียน V HPS Cyclone

    ความละเอียด

    .

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้