ปัญหา137246: เวอร์ชั่น 1.8
หากไม่ได้ใช้การเชื่อมต่อ JTAG คุณต้องเชื่อมต่อพิน TDI เข้ากับลอจิกสูงผ่าน ตัวต้านทานขนาด 1 k. เชื่อมต่อ TMS เข้ากับลอจิกสูงผ่านตัวต้านทาน 1 k. ผูกพิน TRST เข้ากับ GND และปล่อยให้ไม่มีการเชื่อมต่อ TDO
ปัญหา 48993: เวอร์ชั่น 1.6
แนวทางการเชื่อมต่อสําหรับ VCCCB, VCCA_PLL, VCCA และVCCH_GXBควรระบุค่าสูงสุดของระลอกสูงสุดที่ควรเป็น /-5% ไม่ใช่ /-5mV
ปัญหาที่แก้ไข:
ปัญหา 48993: เวอร์ชั่น 1.5
หมายเหตุ 14 ได้รับการแก้ไขในเวอร์ชั่น 1.6 เพื่อระบุปริมาณการใช้งาน /-5% แทนที่จะเป็นส่วนเติมข้อมูลที่ไม่ถูกต้องก่อนหน้านี้ /-5mV สําหรับระลอกพาวเวอร์ซัพพลาย
ปัญหา10005634 เวอร์ชั่น 1.2
หมายเหตุ 12 ไม่ได้ให้รายละเอียดทั้งหมดสําหรับการทําความเข้าใจข้อจํากัดของโมดูล I/O เมื่อใช้มาตรฐาน SSTL และ HSTL I/O สําหรับอุปกรณ์ Arria® II GX
อัปเดตการชี้แจงสําหรับหมายเหตุ 12 ในเวอร์ชันที่มากกว่า 1.2