ID บทความ: 000084050 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/02/2016

ทําไมฉันจึงไม่สามารถเปลี่ยนไดเรกทอรีปลายทาง RTL ของฉันโดยใช้คําสั่ง dspba.set_param ตามที่แสดงในคู่มือ DSP Builder for Intel® FPGAs

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • DSP Builder for Intel® FPGAs Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากการอัปเดตในซอฟต์แวร์ Quartus® II รุ่น v15.0 คําสั่งด้านบนจะไม่ทํางานอีกต่อไป แม้ว่าจะยังคงแสดงไว้ในคู่มือก็ตาม

    คู่มืออธิบายการใช้ "dspba.set_param(control{1},\'destination\',dest_dir)" เพื่อเปลี่ยนไดเรกทอรีปลายทางของ RTL

    ความละเอียด

    หากต้องการเปลี่ยนไดเรกทอรีปลายทาง RTL ในซอฟต์แวร์ Quartus® II v15.0 และใหม่กว่า ให้ใช้คําสั่งต่อไปนี้:

    dspba SetRTLDestDir (รุ่น dest_dir)

    เช่น หากคุณใช้ตัวอย่าง demo_fft.mdl ที่มาพร้อมกับ DSP Builder for Intel® FPGAs (Advanced Blockset) ให้ใช้คําสั่งต่อไปนี้:

    dspba SetRTLDestDir(\'demo_fft\',\'MyRTL\')

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 23 ผลิตภัณฑ์

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Intel® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Intel® Arria® 10 GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Intel® Arria® 10 SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® IV E FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้