ID บทความ: 000084047 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/10/2015

แนวทางการออกแบบบอร์ดที่แนะนําเพื่อตอบสนองข้อกําหนดนาฬิกาพอร์ต JTAG MAX 10 ตัวต่อเอาต์พุต (tJPCO) มีอะไรบ้าง

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ด้วยข้อมูลอ้างอิงถึงตารางที่ 46 ในอุปกรณ์ MAX 10 FPGA ตารางข้อมูล (PDF) เป็นข้อมูลอ้างอิงพารามิเตอร์การกําหนดเวลา JTAG สําหรับอุปกรณ์ MAX® 10 เครื่อง บน Cload = 10pF สําหรับ TDO 

เพื่อ ตอบสนองกับ Cload นี้ = ข้อมูลจําเพาะ 10pF จะต้องมีความยาวการติดตาม<= 2 นิ้วระหว่างส่วนประกอบไดรเวอร์ JTAG (เช่น ไมโครคอนโทรลเลอร์, โปรเซสเซอร์ หรือ CPLD) และอุปกรณ์ MAX 10 อินเทอร์เฟซ JTAG เพื่อให้มั่นใจว่ากําหนดเวลา JTAG จะอยู่ภายใน ข้อมูล จำเพาะ หากค่า Cload อยู่เหนือข้อมูลจําเพาะ 10pF ให้ชะลอตัวลง ความถี่ JTAG TCK เพื่อให้แน่ใจว่า JTAG ทํางานตามปกติ

 

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® MAX® 10 FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้