ID บทความ: 000084017 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 01/04/2015

ข้อผิดพลาด (12006): อินสแตนซ์โหนด "rs_hip" สร้างอินสแตนซ์อินสแตนซ์ "altpcierd_hip_rs" ขององค์กรที่ไม่ได้กําหนด

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับเวอร์ชั่น 14.1 ของซอฟต์แวร์ Quartus® II คุณอาจเห็นข้อผิดพลาดนี้เมื่อ Arria® 10 PCI Express® Hard IP ที่มีการเปิดใช้งานคุณสมบัติ config bypass

    ความละเอียด

    คัดลอกไฟล์ altpcierd_hip_rs.v จากไดเรกทอรี /ip/altera/altera_pcie/altera_pcie_a10_ed/example_design/verilog/chaining_dma ไปยังไดเรกทอรี /altera_pcie_a10_hip_141/synth เพิ่มบรรทัดต่อไปนี้ไปยังไฟล์ /.qip ของคุณ:
    set_global_assignment -library -name VERILOG_FILE [file join $::quartus(qip_path) "altera_pcie_a10_hip_141/synth/altpcierd_hip_rs.v"]

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้