คำอธิบาย
เนื่องจากปัญหาที่ทราบกันในซอฟต์แวร์ Quartus® II เวอร์ชัน 14.1 ไฟล์ VHDL ที่สร้างขึ้นโดยพารามิเตอร์สําหรับ Intel FPGA IP Soft LVDS RX ที่มีอุปกรณ์ Intel® MAX® 10 จะไม่ถูกต้อง พอร์ต rx_in ในไฟล์ VHDL ที่เกิดขึ้นในไดเรกทอรีโครงการและการจําลองไม่ตรงกัน
พอร์ต rx_in สําหรับไฟล์สังเคราะห์ใช้ประเภท std_logic แต่ในไฟล์การจําลอง จะมี std_logic_vector(0 ลง 0) ทําให้การจําลองมีข้อผิดพลาดคล้ายกับไฟล์ด้านล่าง
กําลังโหลด work.mylvds_rx (rtl)
# ** ล้มเหลว: (เทียบกับ 3807) ประเภทไม่ตรงกันระหว่างส่วนประกอบและหน่วยงานสําหรับพอร์ต "rx_in"
ความละเอียด
เปลี่ยนพอร์ต rx_in จาก ไฟล์ std_logic เป็น std_logic_vector(0 downto 0) ในไฟล์ .//.vhd
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 15.0