ID บทความ: 000083676 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 28/01/2015

ฉันจะใช้คําสั่ง EDERROR_INJECT JTAG เพื่อจําลองข้อผิดพลาด CRC ในอุปกรณ์ Stratix III, Stratix IV หรือ Arria II GX ได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

หากต้องการจําลองข้อผิดพลาด CRC ใน Stratix® III, Stratix IV หรืออุปกรณ์ Arria® II GX โดยใช้คําสั่ง EDERROR_INJECT JTAG ให้คัดลอกรหัสในตัวอย่างที่ 3 AN 539: วิธีการทดสอบการตรวจจับและกู้คืนข้อผิดพลาดโดยใช้ CRC ในอุปกรณ์ Altera FPGA (PDF)ในไฟล์ข้อความและบันทึกเป็นไฟล์ .jam

จากนั้นคุณสามารถใช้ Command-line Player JAM ในซอฟต์แวร์การออกแบบ Quartus® II เพื่อดําเนินการไฟล์ .jam

คําสั่งจะเป็น:

quartus_jli -aerror_inject -cn .jam

โดยที่ n หลังจาก -c = ดัชนีสายเคเบิล หากต้องการค้นหาดัชนีสายเคเบิลสําหรับ USB-Blaster™ ให้ดําเนินการ:

quartus_jli -n

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้