ID บทความ: 000083561 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/12/2013

การมอบหมายตําแหน่งเคาน์เตอร์ C ที่ถูกต้องเพื่อใช้เมื่อดําเนินการเปลี่ยนเฟสแบบไดนามิก PLL ด้วยการทํางานร่วมกันของ Altera_PLL สําหรับอุปกรณ์ 28nm คืออะไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0sp1 และก่อนหน้า คุณต้องระบุค่าตัวนับ C (cnt_sel) อิงตามดัชนีตัวนับทางกายภาพ เพื่อเลือกตัวนับที่จะเปลี่ยนเฟส ข้อมูลดัชนีตัวนับทางกายภาพมีอยู่ในบทของ Clock Networks และ PLLs ของ Arria V, Cyclone V และคู่มืออุปกรณ์ V Stratix


    ในซอฟต์แวร์ Quartus II เวอร์ชัน 13.1 และใหม่กว่า ผู้ใช้สามารถระบุค่าตัวนับ C (cnt_sel) ตามดัชนีตัวนับเชิงตรรกะ ดัชนีตัวนับลอจิกจะแมปไปยังหมายเลขนาฬิกาเอาต์พุต (outclk0, outclk1...) ในเมกะวัตต์ PLL ของ Altera

     

    ความละเอียด

    สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 13.0sp1 และก่อนหน้า ให้ระบุมูลค่า C counter (cnt_Sel) ที่มีดัชนีตัวนับทางกายภาพ

    สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1 และใหม่กว่า ให้ระบุมูลค่าเคาน์เตอร์ C (cnt_sel) ที่มีดัชนีตัวนับแบบลอจิก

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้