สัญญาณชุดข้อมูลเป็นอินพุตการรีเซ็ต/การซิงโครไนส์ใหม่สําหรับ PLL แต่ละตัว ควรระบุสัญญาณชุดสัญญาณไว้ทุกครั้งที่ PLL สูญเสียการล็อก รับประกันความสัมพันธ์ของเฟสที่ถูกต้องระหว่างสัญญาณนาฬิกาเอาต์พุต PLL ผู้ใช้ควรมีสัญญาณชุดสัญญาณในการออกแบบหากมีข้อใดข้อหนึ่งต่อไปนี้ เงื่อนไขเป็นจริง:
- การกําหนดค่า PLL ใหม่หรือการสลับสัญญาณนาฬิกาเปิดใช้งานในการออกแบบ
- ต้องรักษาความสัมพันธ์แบบเฟสระหว่างนาฬิกาเอาต์พุตหลังจากสูญเสีย ของสภาพการล็อก