โซลูชัน
สําหรับอุปกรณ์ Stratix® IV GX ตัวจัดการปลั๊กอิน ALTGX MegaWizard® มีตัวเลือกในการเลือก สัญญาณเอาต์พุตrx_syncstatusตามการสั่งซื้อไบต์ ตัวเลือกนี้มีอยู่ในหน้าจอ Rate Matcher/Byte Order หากมีการเลือกตัวเลือกนี้ บล็อกการสั่งซื้อไบต์จะถูกเรียกใช้เมื่อrx_syncstatusยืนยัน
Alteraได้ระบุว่าในระหว่างการจําลองการทํางานในซอฟต์แวร์ Quartus® II เวอร์ชั่น 8.0 rx_byteorderalignstatus พอร์ตจะไม่ได้รับการยืนยันในการเกิดขึ้นครั้งแรกของรูปแบบการสั่งซื้อไบต์สําหรับการกําหนดค่าโหมดความกว้างพื้นฐานต่อไปนี้
- ความกว้างของอินเทอร์เฟซตัวรับส่งสัญญาณ FPGA Fabric: 32 บิต
- ปิดใช้งานตัวเข้ารหัส/ตัวถอดรหัส 8b10b
- ความกว้างของรูปแบบการจัดแนวคํา: 32-บิต (เช่น: 1A2B3C4D)
- ความกว้างของรูปแบบการสั่งซื้อไบต์: 16-บิต
- รูปแบบการสั่งซื้อไบต์: 2 LSBytes ของรูปแบบการจัดวางคํา (เช่น: 3C4D)
สําหรับการกําหนดค่าข้างต้น บล็อกการสั่งซื้อไบต์จะได้รับ rx_syncstatus หนึ่งรอบสัญญาณนาฬิกาหลังจากได้รับคําที่จัดแนวข้อมูลที่มีรูปแบบการสั่งซื้อไบต์ ดังนั้นพอร์ต rx_byteorderalignstatus จึงไม่ได้รับการยืนยันในรูปแบบการสั่งซื้อไบต์ครั้งแรก
การแก้ไขปัญหาชั่วคราว : ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 8.1