ID บทความ: 000083327 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/09/2018

ทําไม Intel® Arria® 10 Hard IP สําหรับ PCI* Express ในโหมด Root Port, LTSSM ไม่อยู่ในสถานะปิดใช้งานเมื่อตั้งค่าบิตปิดใช้งานลิงก์เป็น 1

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อซอฟต์แวร์ตั้งค่าบิต Link Disable ในการลงทะเบียน Link Control พอร์ต Root LTSSM จะถูกนําไปยังสถานะปิดใช้งาน เมื่อเข้าสู่สถานะปิดใช้งานแล้ว ซอฟต์แวร์ควรอยู่ในสถานะนั้น เว้นแต่ว่าซอฟต์แวร์จะรีเซ็ตบิตปิดใช้งานลิงก์
    อย่างไรก็ตาม เมื่อใช้ Intel® Arria® 10 Hard IP สําหรับ PCI* Express พอร์ตรูทจะออกจากสถานะปิดใช้งาน แม้ว่าจะมีการตั้งค่าบิตปิดใช้งานลิงก์ไว้ก็ตาม

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้ ปัญหานี้ยังไม่ได้รับการแก้ไข

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้