ID บทความ: 000083198 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/05/2018

ทําไมพอร์ต Ax, Ay, Az และ Chainin จึงหายไปจากสัญลักษณ์บล็อกและเทมเพลตการสร้างอินสแตนซ์ HDL ของINTEL® STRATIX® 10 Native Floating Point DSP IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 จุดลอยตัว Native DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับ INTEL® STRATIX® 10 Native Floating Point DSP IP ในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 17.1 คุณอาจสังเกตเห็นว่าพอร์ต Ax, Ay, Az และ Chainin ขาดหายไปจากสัญลักษณ์บล็อกและเทมเพลตการสร้างอินสแตนซ์ HDL หาก IP ได้รับการกําหนดค่าด้วยโหมดเวกเตอร์ 2

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นใน v18.0 ของซอฟต์แวร์ Prime Pro Intel Quartus

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้