ID บทความ: 000083172 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/10/2013

ทําไม CSR จึงลงทะเบียนรายงานข้อผิดพลาดของข้อมูล ECC เมื่อข้อมูลการอ่านไม่เสียหาย

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® คอนโทรลเลอร์ DDR3 SDRAM พร้อม UniPHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    การกําหนดค่าและการลงทะเบียนสถานะ (CSR) อาจรายงานข้อผิดพลาดบิตแม้ว่าตัวสร้างการรับส่งข้อมูลจะไม่ตรวจจับความเสียหายของข้อมูลเมื่อคุณเปิดใช้งานทั้งรหัสการแก้ไขข้อผิดพลาด (ECC) และ CSR ในการตั้งค่า MegaWizard™ GUI ของคอนโทรลเลอร์หน่วยความจําฮาร์ด DDR3 (HMC) ความคลาดเคลื่อนนี้เกิดขึ้นเนื่องจากตัวควบคุมหน่วยความจําจะอ่านข้อมูลจากตําแหน่งที่ไม่ได้เริ่มต้น

    ความละเอียด

    การแก้ไขปัญหาสําหรับปัญหานี้คือการโหลดหน่วยความจําที่มีเนื้อหาที่รู้จักเมื่อคุณเปิดใช้งานคุณสมบัติ ECC

     

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V FPGA และ SoC FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้