ทําไมตัวอย่างการออกแบบที่สร้างขึ้นแบบไดนามิกของ 10G MAC ความหน่วงแฝงต่ําจึงมีความแม่นยําไม่ถูกต้องของตัวเลขความหน่วง 1588

เนื่องจากปัญหากับซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 16.0 ขึ้นไป Intel® Arria® 10 FPGAความหน่วงต่ํา Ethernet 10G MAC ที่สร้างขึ้นแบบไดนามิกได้มีข้อผิดพลาดเพิ่มเติม /-3.2 ns ในความแม่นยําของ 1588 ส่งผลให้ข้อผิดพลาดทั้งหมดอาจมีขนาดใหญ่กว่าคํากล่าวอ้างของคู่มือผู้ใช้ ซึ่งเป็น /-3 ns

รายการต่อไปนี้แสดงตัวแปรตัวอย่างการออกแบบหลายอัตราที่ได้รับผลกระทบ:

• อีเธอร์เน็ต 1G/10G ที่มีตัวอย่างการออกแบบ 1588 (Intel Arria 10 FPGA)
• อีเธอร์เน็ต 10M/100M/1G/10G พร้อมตัวอย่างการออกแบบ 1588 (Intel Arria 10 FPGA)

หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้:

1. สําหรับซอฟต์แวร์ Intel® Quartus® Prime v16.0 หลังจากที่มีการสร้างตัวอย่างการออกแบบที่ได้รับผลกระทบให้ เปิด ไฟล์ altera_eth_multi_channel_1588.sv จากไดเรกทอรี นี้ "\rtl" และ ปรับเปลี่ยน บรรทัดต่อไปนี้:
   DEFAULT_NSEC_PERIOD_10G localparam = 4'h3;
   localparam DEFAULT_FNSEC_PERIOD_10G = 16'h3333; 
2. สําหรับซอฟต์แวร์ Intel Quartus Prime v16.1 ขึ้นไป หลังจากที่มีการสร้างตัวอย่างการออกแบบที่ได้รับผลกระทบจากเมนูซอฟต์แวร์ Intel Quartus Prime คลิก เปิด และไปยัง\rtl\altera_eth_1588_tod เลือก altera_eth_1588_tod_10g.ip เพื่อเปิดใช้งานตัวแก้ไขพารามิเตอร์ IP ของโมดูล Intel 10G 1588 Time-of-day แล้วอัปเดตพารามิเตอร์ต่อไปนี้:

DEFAULT_NSEC_PERIOD ไปยัง 3

DEFAULT_FNSEC_PERIODเพื่อ0x00003333

DEFAULT_NSEC_ADJPERIOD ไปยัง 3

DEFAULT_FNSEC_ADJPERIODไปยัง 0x00003333

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro/Standard Edition เวอร์ชั่น 18.0