คำอธิบาย
ไม่ คุณจะไม่ได้รับข้อมูลที่ถูกต้องเมื่อใช้การกําหนดค่าใหม่แบบไดนามิกเพื่อกําหนดค่าช่องสัญญาณตัวรับส่งสัญญาณเพื่อฟัง ATX หรือ CMU PLL ที่ขับเคลื่อนตัวแบ่งสัญญาณนาฬิกากลางในอุปกรณ์ Stratix IV GX และอุปกรณ์ GT เมื่อใช้ซอฟต์แวร์ Quartus II เวอร์ชั่น 10.0
การกําหนดค่าต่อไปนี้จะได้รับผลกระทบ
- การใช้การกําหนดค่าใหม่แบบไดนามิกในการกําหนดค่าใหม่ ให้เลือก ATX PLL จะส่งผลให้มีข้อมูลตัวรับสัญญาณที่ไม่ถูกต้อง
- การใช้การกําหนดค่าใหม่แบบไดนามิกเพื่อเปลี่ยนจาก CMU PLL เป็น ATX PLL จะส่งผลให้มีข้อมูลที่ไม่ถูกต้องบนตัวส่งและตัวรับสัญญาณ
หากต้องการแก้ไขปัญหานี้ คุณสามารถดาวน์โหลดโปรแกรมแก้ไขต่อไปนี้
Quartus 9.1-SP2
- แพทช์ Quartus II 9.1-SP2 2.77 สําหรับ Windows
- Quartus II 9.1-SP2 patch 2.77 สําหรับ Linux
- ไฟล์อ่าน Quartus II 9.1-SP2 patch 2.77
โปรแกรมปรับปรุงนี้เข้ากันไม่ได้กับโปรแกรมแก้ไข 2.17, 2.76 และ 2.35
Quartus 10.0
- โปรแกรมปรับปรุง Quartus II 10.0 0.17 สําหรับ Windows
- Quartus II 10.0 patch 0.17 สําหรับ Linux
- ไฟล์อ่าน Quartus II 10.0 patch 0.17
โปรแกรมปรับปรุงนี้เข้ากันไม่ได้กับโปรแกรมแก้ไข 0.02 และ 0.15
ขณะนี้ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต