ทําไมฉันถึงเห็นการละเมิดเวลาตั้งค่าบนพาธ I/O ของฉันในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.0 SP1

คุณอาจเห็นการละเมิดเวลาการตั้งค่าบนพาธ I/O ที่ใช้พิน Hard Memory Controller (HMC) เป็นพิน I/O บนอุปกรณ์ Cyclone® V ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 SP1 สัญญาณ I/O ที่ใช้พิน HMC จะถูกกําหนดเส้นทางโดยใช้องค์ประกอบการกําหนดเส้นทางHMCPHY_REมีความล่าช้าในการกําหนดเส้นทางเพิ่มขึ้นอย่างมากเมื่อเทียบกับพินอื่นๆ ความล่าช้าของการกําหนดเส้นทางเหล่านี้เป็นส่วนหนึ่งของโมเดลการกําหนดเวลา V Cyclone ในซอฟต์แวร์ Quartus II เวอร์ชัน 13.0 SP1 และไม่ได้รวมอยู่ในโมเดลเวลาก่อนหน้า

หลีกเลี่ยงการใช้พิน HMC DQ เป็นพินอินพุตสําหรับสัญญาณความเร็วสูง

หลีกเลี่ยงการใช้ HMC DQ และพินคําสั่งเป็นพินเอาต์พุตสําหรับสัญญาณความเร็วสูง

คุณสามารถดูคอลัมน์ HMC Pin ของไฟล์พินอุปกรณ์ Cyclone V เพื่อระบุพิน HMC ของอุปกรณ์เป้าหมายของคุณ