คำอธิบาย
เนื่องจากปัญหากับ Intel® Stratix® 10 PCIe* Hard IP ที่มี SR-IOV ที่ติดตามค่าแท็กอย่างไม่ถูกต้องทั่วทั้งฟังก์ชันทางกายภาพ (PF) Hard IP จะลดลง TLP ที่เสร็จสมบูรณ์ในภายหลังสําหรับ PF อื่นที่มีค่าแท็กเดียวกันหากค่าแท็กนั้นกําลังถูกติดตามอย่างแข็งขันสําหรับคําขอที่ไม่ได้โพสต์ของ PF อื่น
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ใช้ค่าแท็กเฉพาะสําหรับคําขอที่ไม่มีการโพสต์ที่โดดเด่นจากพีซีที่แตกต่างกัน
ข้อจํากัดนี้และการแก้ไขปัญหานี้จะจัดทําเป็นเอกสารในเวอร์ชันในอนาคตของอินเทอร์เฟซผู้ใช้โซลูชัน Intel® Stratix® 10 Avalon®-ST และ Single Root I/O Virtualization (SRIOV) สําหรับโซลูชัน PCIe*