ID บทความ: 000082795 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/09/2012

ทําไมฉันจึงเห็นความถี่นาฬิกาคอร์ PCIe ที่ 12.5MHz ภายใต้แท็บการตั้งค่านาฬิกาของ Qsys GUI

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    หากคุณตั้งค่าจํานวนเลนเป็น 2 สําหรับ IP Compiler สําหรับ PCI Express ความถี่นาฬิกาคอร์ PCIe จะปรากฏเป็น 12.5MHz ที่แท็บการตั้งค่านาฬิกาของ Qsys GUI

     

     

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ คุณสามารถแก้ไขรายการ #1503 ของ pcie_parameters_validation.tcl in (ไดเรกทอรีการติดตั้ง \ip\altera\altera_pcie\altera_pcie_avmm)

     

    จาก:

    set_parameter_value core_clk_freq 125

    ถึง:

    set_parameter_value core_clk_freq 1250

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® IV GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้