ID บทความ: 000082668 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/09/2018

เมื่อใช้ Intel® Stratix® 10 FPGA E-tile Hard IP สําหรับIntel® FPGA IPอีเธอร์เน็ต การปอกเฟรมขนาดใหญ่อาจทําให้มีการนําเสนอเฟรมที่ไม่ถูกต้องในตรรกะของผู้ใช้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อีเธอร์เน็ต
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อ E-tile Hard IP สําหรับอีเธอร์เน็ต Intel® FPGA IP RX MAC ได้รับขนาดเฟรม>= 65536 และ เปิดใช้งานenforce_max_frame_size เฟรมเอาต์พุตจาก RX MAC ไปยังตรรกะผู้ใช้จะถูกตัดทอนให้มีขนาดเฟรมที่ระบุตามการตั้งค่า max_rx_frame_size เฟรมที่สองที่ไม่ถูกต้องจะส่งออกจาก RX MAC ไปยังตรรกะผู้ใช้ตั้งแต่ไบต์-65536 ไปจนถึงท้ายเฟรมขนาดใหญ่สุด

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาหรือการแก้ไขสําหรับปัญหาการล้าสมัยนี้

    ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime รุ่นใหม่ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 MX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้