ID บทความ: 000082371 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/06/2018

ทําไม IP fPLL Intel® Arria® 10 จึงสร้างการเปลี่ยนเฟสที่ไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® fPLL Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับซอฟต์แวร์ Intel® Quartus® Prime Edition เวอร์ชั่น 17.1 คุณอาจเห็น IP fPLL สําหรับ Intel® Arria® 10 ตั้งค่าการเปลี่ยนเฟสที่ไม่ถูกต้อง โดยจะสร้างการเปลี่ยนเฟสตามที่ต้องการเป็นสองเท่า

     

     

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ตั้งค่าการเปลี่ยนเฟสเป็นครึ่งหนึ่งของสิ่งที่คุณต้องการ

    ในการตรวจสอบการตั้งค่าการเปลี่ยนเฟส ให้ใช้คําสั่งตัววิเคราะห์เวลา TimeQuest "derive_pll_clocks" โดยจะรายงานการกําหนดค่าฮาร์ดแวร์ที่แท้จริง

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้