ตารางที่ 79 ของบท PLL ของคู่มืออุปกรณ์ Cyclone II มีการกําหนดหมายเลข LVDSCLK ไม่ถูกต้อง
การแมปที่ถูกต้องระหว่างพิน CLK(x) และ LVDSCLK(x)p/n ตามที่แสดงไว้ด้านล่าง:
CLK0, LVDSCLK0p
CLK1, LVDSCLK0n
CLK2, LVDSCLK1p
CLK3, LVDSCLK1n
CLK4, LVDSCLK2p
CLK5, LVDSCLK2n
CLK6, LVDSCLK3p
CLK7, LVDSCLK3n
CLK8, LVDSCLK4n
CLK9, LVDSCLK4p
CLK10, LVDSCLK5n
CLK11, LVDSCLK5p
CLK12, LVDSCLK6n
CLK13, LVDSCLK6p
CLK14, LVDSCLK7n
CLK15, LVDSCLK7p
ซึ่งจะได้รับการแก้ไขในคู่มืออุปกรณ์ Cyclone II ในอนาคต