ID บทความ: 000082135 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/11/2011

รูปแบบฟังก์ชัน CPRI MegaCore ที่กําหนดเป้าหมายArria V หรืออุปกรณ์ v Stratix ต้องมีข้อจํากัดเพิ่มเติม

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    รูปแบบฟังก์ชัน CPRI MegaCore ที่ตรงตามเป้าหมายArria V หรือ อุปกรณ์ Stratix V จําเป็นต้องมีการตั้งค่าโครงการเพิ่มเติมเพื่อให้บรรลุ การปิดเวลา

    ข้อจํากัดที่จําเป็นป้องกันการละเมิดเวลาที่เกี่ยวข้อง ด้วยสัญญาณรีเซ็ตทั่วโลกในรูปแบบที่ได้รับผลกระทบ โปรดทราบว่า Arriaรูปแบบ V ที่กําหนดค่าให้ทํางานที่อัตราบรรทัด CPRI สูงกว่า 3072 Mbps ได้รับผลกระทบจาก erratum ฟังก์ชัน CPRI MegaCore ล้มเหลวในการกําหนดเวลาในอุปกรณ์ Arria V GX ที่แถว อัตราสูงกว่า 3072 Mbps

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้เพิ่มข้อจํากัดต่อไปนี้ใน ไฟล์การตั้งค่า Quartus (.qsf) สําหรับโครงการ Quartus II ของคุณ:

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to *local_reset

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to *rx_digitalreset_serdes_txclk_sync2

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to *rx_digitalreset_serdes_rxclk_sync2

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to "*cpri_sink:ilane_inst[*].cpri_sink_inst|comb~0"

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to "*cpri_src:ilane_inst[*].cpri_src_inst|comb~0"

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชั่นในอนาคตของ CPRI MegaCore ฟังก์ชัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้