ใช้คุณลักษณะ "keep" เพื่อรักษาสายคงที่ตามที่แสดงไว้ในรหัสด้านล่าง:
สําหรับ VHDL:
const_zero_sigสัญญาณ : std_logic;
คุณลักษณะที่เก็บไว้: boolean;
คุณลักษณะที่เก็บไว้ที่const_zero_sig: สัญญาณเป็นจริง
เริ่ม ต้น
const_zero_sig <= \'0\'
TRI_PIN <= const_zero_sig เมื่อ ENABLE=\'1\' อื่น \'Z\'
สําหรับ Verilog:
เก็บการสังเคราะห์const_zero_sigสายไฟ */;
กําหนดconst_zero_sig = 1\'b0;
มอบหมายTRI_PIN = เปิดใช้งานหรือไม่ const_zero_sig : 1\'bz;
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต