คำอธิบาย
หากต้องการปิดใช้งานสัญญาณนาฬิกาเอาต์พุต PLL ไม่ให้ส่งการลงทะเบียนในการออกแบบของคุณเมื่อ PLL ไม่ได้ถูกล็อค ให้เชื่อมต่ออินพุตของบล็อก Clock Control (ALTCLKCTRL) กับเอาต์พุตนาฬิกา PLL ตามที่แสดงไว้ในรูปภาพที่ 1 ผลลัพธ์ของ ALTCLKCTRL Block ควรเชื่อมต่อกับการลงทะเบียนของคุณ
ใช้สัญญาณ Locked จาก PLL เพื่อเปิดใช้งานเอาต์พุตของบล็อก ALTCLKCTRL สัญญาณนาฬิกาขาออกจากบล็อก ALTCLKCTRL จะถูกเปิดใช้งานเฉพาะเมื่อ PLL ถูกล็อกอยู่เท่านั้น
