ID บทความ: 000081642 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/04/2015

ทําไมการออกแบบ Cyclone V PCIe ของฉันจึงมีปัญหาการเชื่อมต่อเป็นระยะๆ

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0sp1 และก่อนหน้านี้มีการตั้งค่าที่ไม่ถูกต้องสําหรับตัวรับสัญญาณ Common Mode Voltage (Vcm) และขีดจํากัดแรงดันไฟฟ้าการตรวจจับสัญญาณรับสัญญาณ (Vth) สําหรับคอร์  Cyclone® V PCI Express® Hard IP ซึ่งอาจทําให้ลิงก์ PCIe® ไม่เชื่อมโยงรถไฟหรือเชื่อมโยงถึงความกว้างของเลนสูงสุด

    ความละเอียด

    1)     เพิ่มตัวแปร INI ต่อไปนี้ลงในไฟล์ quartus.ini เพื่อเปิดใช้งานการตั้งค่า QSF ด้วยตนเองสําหรับ Vcm และ Vth

    ignore_cv_sd_threshold_rule = เปิด

    ignore_cv_sd_vcm_sel_rule = เปิด

    2)     ใส่ไฟล์ quartus.ini นี้ในไดเรกทอรีต่อไปนี้:

    /

    3)     ตั้งค่า Vcm เป็น 0.65V โดยเพิ่มการกําหนด QSF ต่อไปนี้:

    set_instance_assignment -name XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P65V -to

    4)     ตั้งค่า Vth

             หาก VCCR/VCCT_GXB คือ 1.1V ให้ตั้งค่า Vth เป็น 35mV โดยเพิ่มการบ้าน QSF ต่อไปนี้:

    set_instance_assignment -name XCVR_RX_SD_THRESHOLD 4 -to

             หาก VCCR/VCCT_GXB คือ 1.2V ให้ตั้งค่า Vth เป็น 30mV โดยเพิ่มการกําหนด QSF ต่อไปนี้:

    set_instance_assignment -name XCVR_RX_SD_THRESHOLD 3 -to

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Cyclone® V GT FPGA
    Cyclone® V FPGA และ SoC FPGA
    Cyclone® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้