ปัญหาสำคัญ
คำอธิบาย
คํานิยามของfixclkในเวอร์ชัน 11.1 ใน PHY
บทที่ IP Core สําหรับ PCI Express (PIPE) ของตัวรับส่งสัญญาณ
คู่มือผู้ใช้ PHY IP Core ระบุว่าต้องเชื่อมต่อ
ไปยังแหล่งสัญญาณนาฬิกาที่แยกกันและทํางานได้ฟรี อย่างไรก็ตาม สิ่งนี้จะแยกออกจากกัน
นาฬิกาเป็นสิ่งที่ไม่จําเป็น คุณสามารถได้fixedclkมาจากpll_ref_clk
ความละเอียด
ไม่จําเป็นต้องแก้ไขปัญหาใดๆ ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.0 ของตัวรับส่งสัญญาณ คู่มือผู้ใช้ PHY IP Core