คำอธิบาย
คุณอาจได้รับข้อผิดพลาดที่เหมาะสมเมื่อคอมไพล์การออกแบบที่ใช้ Cyclone® V SoC ของคุณ หากพิน sclk_out ที่เชื่อมโยงกับพิน sclk_out HPS SPI Controller ถูกกําหนดไปยังพินที่ไม่สามารถเข้าถึงได้โดยหนึ่งในเครือข่าย Regional Clock (RCLK) ที่พอร์ต sclk_out บน HPS สามารถเข้าถึงได้
ข้อผิดพลาด (14566): ไม่สามารถวางส่วนประกอบอุปกรณ์ต่อพ่วง 1 ส่วนประกอบได้เนื่องจากขัดแย้งกับข้อจํากัดที่มีอยู่ (ไดรเวอร์นาฬิกาที่โปรโมทอัตโนมัติ 1 ตัว)
ความละเอียด
พอร์ต sclk_out คอนโทรลเลอร์ HPS SPI สามารถเข้าถึงเครือข่ายนาฬิกา RCLK[76:81] และ RCLK[0:9]
หากพอร์ต sclk_out จําเป็นต้องเข้าถึงทรัพยากรนอกภูมิภาคเหล่านี้ จะต้องใช้ LCELL แบบแยกเพื่อให้สามารถใช้การเชื่อมต่อระหว่างกันอื่นๆ ได้