ID บทความ: 000081470 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/11/2011

ปัญหาการแชร์ PLL สําหรับช่องสัญญาณ LVDS

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • อีเธอร์เน็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในการออกแบบที่ประกอบด้วย PMA Block หลายตัวที่มี LVDS I/O ช่องสัญญาณ LVDS จากฟังก์ชัน MegaCore ของอีเธอร์เน็ตความเร็วสามเท่า ไม่สามารถแชร์ PLL ทั่วไปได้

    ปัญหานี้มีผลต่อการออกแบบที่มี Stratix II, Stratix ตระกูลอุปกรณ์ II GX, Stratix III และStratixตระกูลอุปกรณ์ IV E/GX

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหา ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 11.0 ของความเร็วสามเท่า ฟังก์ชัน Ethernet MegaCore

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้