ID บทความ: 000081413 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/06/2010

ทําไมฉันจึงไม่ตรงกันในการตรวจสอบอย่างเป็นทางการเมื่อมีฟังก์ชัน LVDS ที่ยืดหยุ่นในการออกแบบของฉัน

สิ่งแวดล้อม

  • การตรวจรับรอง
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อคุณมีฟังก์ชัน LVDS ที่ยืดหยุ่นในการออกแบบCyclone®หรือ Cyclone II ของคุณ คุณอาจได้รับการตรวจสอบอย่างเป็นทางการด้วยเครื่องมือ Cadence Conformal LEC ปัญหาเกิดขึ้นเมื่อตัวรับสัญญาณ LVDS สร้างอินสแตนซ์ในการออกแบบมีปัจจัยการดีซีเรียลไลเซชันคี่

    ซอฟต์แวร์ Quartus® II ใช้ฟังก์ชัน LVDS แบบ Altsyncram สําหรับฟังก์ชัน LVDS เหล่านี้ เมกะฟังก์ชัน altsyncram ที่ใช้ระหว่างการสังเคราะห์จะไม่ถือว่าเป็นกล่องดําสําหรับการตรวจสอบอย่างเป็นทางการ ส่งผลให้มีการลงทะเบียนจํานวนมากในไฟล์เน็ตลิสต์การตรวจสอบอย่างเป็นทางการ (*.vo) ที่ทําให้เกิดความไม่สอดคล้องกันระหว่าง Netlists สีทองและฉบับแก้ไขใน Conformal LEC

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ใช้ขั้นตอนต่อไปนี้เพื่อสร้างกล่องสีดําสําหรับหน่วยงาน altsyncram ที่อ้างถึงฟังก์ชัน LVDS

    1. ค้นหาฟังก์ชัน altsyncram ที่สอดคล้องกันในหน้าต่าง Quartus II Project Navigator <
    2. เพิ่มการกําหนดลําดับชั้นและกล่องสีดําสําหรับแต่ละโมดูล ตัวอย่างเช่น งานที่ได้รับมอบหมายเหล่านี้จะสร้างคําสั่ง Tcl ต่อไปนี้ในไฟล์การตั้งค่า Quartus II (*.qsf) สําหรับการออกแบบที่มีฟังก์ชัน altsyncram ที่เรียกว่า altsyncram_l7v:
    • set_instance_assignment -name PRESERVE_HIERARCHICAL_BOUNDARY FIRM -to | -entity altsyncram_l7v
    • set_instance_assignment -name EDA_FV_HIERARCHY BLACKBOX -to | -entity altsyncram_l7v
    • คอมไพล์การออกแบบใหม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้