คําเตือนที่สําคัญ: เอาต์พุตสัญญาณนาฬิกา PLL <pll...

สิ่งแวดล้อม

Quartus Edition

Intel® Quartus® II Subscription Edition

ค้นพบเวอร์ชัน: 10.0

คำอธิบาย

คุณอาจเห็นคําเตือนที่สําคัญนี้เมื่อใช้การเรียงต่อกันของตัวนับ PLL ในเมกะฟังก์ชัน ALTPLL การเรียงต่อตัวนับ PLL ช่วยให้สามารถลอสเกตเอาต์พุต PLL สองตัวเพื่อเพิ่มค่าตัวแบ่งที่เป็นไปได้ สัญญาณนาฬิกาเอาต์พุตที่ได้อาจมีความถี่ต่ํามาก

เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II คําเตือนที่สําคัญนี้จะเกิดขึ้นโดยไม่ได้ตั้งใจ คุณสามารถละเลยคําเตือนนี้

ความละเอียด

ตรวจสอบความถี่เอาต์พุตสัญญาณนาฬิกา PLL ที่ตรงกับข้อกําหนดการออกแบบของคุณโดยดูที่ส่วน การใช้ PLL ของรายงานการคอมไพล์

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 13 ผลิตภัณฑ์

Arria® II GX FPGA

อุปกรณ์ HardCopy™ III ASIC

อุปกรณ์ HardCopy™ IV E ASIC

อุปกรณ์ HardCopy™ IV GX ASIC

Stratix® III FPGA

Stratix® IV E FPGA

Stratix® IV GT FPGA

Stratix® IV GX FPGA

Cyclone® III FPGA

Cyclone® III LS FPGA

Cyclone® IV E FPGA

Cyclone® IV GX FPGA

Arria® II GZ FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์