ID บทความ: 000080977 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 27/08/2013

ข้อผิดพลาด: พารามิเตอร์ Channel PLL 'output_clock_frequency' ถูกตั้งค่าเป็นค่าที่ไม่ถูกต้องของ '<channel pll="" output="" frequency=""> MHz' และพารามิเตอร์ PMA Direct ถูกตั้งค่าเป็น 'เท็จ'</channel>

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาด Quartus® II fitter ข้างต้น หากคุณใช้ Cyclone® V Custom PHY ที่มีเกรดความเร็วตัวรับส่งสัญญาณ -6 และเกรดความเร็วคอร์ -7 ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 นี่เป็นเพราะเกรดความเร็วของตัวรับส่งสัญญาณแมปไม่ถูกต้อง

    ความละเอียด

    ในการแก้ไขปัญหานี้ คุณควรอัปเกรดเป็นซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0sp1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้