ID บทความ: 000080931 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/04/2013

ทําไม Qsys Interconnect จึงบล็อกธุรกรรม AXI ถัดไปจนกว่าธุรกรรมก่อนหน้าจะเสร็จสมบูรณ์

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อจํากัดใน Qsys Interconnect ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.1sp1 และก่อนหน้านี้รองรับเฉพาะธุรกรรมที่สั่งซื้อเท่านั้น

    ในการรักษาธุรกรรมที่สั่งซื้อ Qsys Interconnect จะบล็อกทรานแซคชันที่รอดําเนินการไปยังทาสอื่นโดยเทียบกับที่อยู่ธุรกรรมและยกเลิกการยืนยันสัญญาณพร้อมใช้งานจนกว่าธุรกรรมปัจจุบันจะเสร็จสิ้น

    ความละเอียด

    เพื่อลดการบล็อกธุรกรรม ให้รวมทรานแซคชันเข้ากับสเลฟเดียวกัน  หากมาสเตอร์ส่งทรานแซคชันไปยัง Slave เดียวกัน Qsys Interconnect จะยอมรับธุรกรรมถัดไปโดยยืนยันสัญญาณพร้อมใช้งานก่อนที่ธุรกรรมก่อนหน้าจะเสร็จสิ้น การให้ Slave สามารถยอมรับธุรกรรมถัดไปได้

    ขณะนี้ข้อจํากัดนี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้