คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 19.1 และก่อนหน้า การทดสอบตัวอย่างการออกแบบสําหรับ E-Tile Hard IP สําหรับ Ethernet Intel® Stratix®ตัวแปร IP FPGA 10 FPGAที่มีตัวเลือก "AN/LT" และ "PCS_only" จะไม่เสร็จสมบูรณ์
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนต่อไปนี้:
1.) ไปที่ไดเรกทอรี alt_ehip3_0_example_design/example_testbench
2.) เปิดไฟล์ "basic_avl_tb_top.sv"
3.) เปลี่ยนบรรทัด 461 จาก:
#5000 i_reconfig_clk = ~i_reconfig_clk;
ถึง:
#500 i_reconfig_clk = ~i_reconfig_clk;
4.) รีรันการจําลอง
ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime รุ่นใหม่ในอนาคต