ID บทความ: 000080867 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/07/2019

เมื่อใช้ E-tile Hard IP สําหรับIntel® FPGA IPอีเธอร์เน็ตใน 100GE หรือ 1 to 4 10GE/25GE ที่มีตัวเลือก RSFEC และ 1588 PTP Core Variant ที่เปิดใช้งาน PTP ทําไมอุปกรณ์พอดีจึงล้มเหลวหากใช้ข้อจํากัดการจัดวางช่องสัญญาณ EHIP 1/3 IEEE1588/PTP

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® E-tile Hard IP สำหรับ Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.1 E-tile Hard IP สําหรับIntel® FPGA IPอีเธอร์เน็ตใน 100GE หรือ 1 ถึง 4 10GE/25GE ที่มีตัวแปรคอร์ RSFEC และ 1588 PTP ที่มี PTP ไม่สามารถผ่านการคอมไพล์แบบพอดีได้หากใช้ EHIP 1/3 เป็นข้อจํากัดการวางช่องสัญญาณ

ความละเอียด

หากต้องการแก้ไขข้อผิดพลาดนี้ ให้ใช้ EHIP 0/2 แทน EHIP 1/3 เป็นข้อจํากัดในการจัดวางช่องสัญญาณ

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นใน v19.2 ของซอฟต์แวร์ Prime Pro Edition Intel® Quartus®

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้