ทําไมคอร์ IP อีเธอร์เน็ต 40-100 Gbps ความหน่วงแฝงต่ําค้างอยู่หรือส่งแพ็กเก็ตที่ผิดพลาดสําหรับเงื่อนไขอินเทอร์เฟซ TX Avalon-ST บางอย่าง

เวอร์ชันคอร์ IP อีเธอร์เน็ต 40-100 Gbps ความหน่วงแฝงต่ําที่ predate ซอฟต์แวร์ Quartus® Prime v16.0 ไม่สามารถจัดการกับเงื่อนไขต่อไปนี้ในอินเทอร์เฟซ TX Avalon-ST ได้อย่างถูกต้อง การออกแบบใดๆ ที่ใช้คอร์ IP เวอร์ชั่นก่อนหน้าอาจค้างหรือส่งแพ็กเก็ตที่ผิดพลาดหากเงื่อนไขด้านล่างเกิดขึ้น:

1. TX valid จะอยู่ในระดับต่ําภายในแพ็กเก็ตที่ถูกต้องระหว่าง Start-of-Packet (SOP) และ End-of-Packet (EOP) (ไคลเอ็นต์จะรีเซ็ตสัญญาณที่ถูกต้องระหว่างการส่งแพคเก็ตแบบหลายรอบ)
2. ขนาดแพ็กเก็ตน้อยกว่า 9 ไบต์
3. กลับไปที่ SOP
4. กลับสู่ EOP

แม้ว่าโปรโตคอล Avalon-ST จะอนุญาตสถานการณ์เหล่านี้ แต่คอร์ IP จะไม่รองรับ

แพ็กเก็ตที่ผิดพลาดอาจมีข้อผิดพลาด FCS หรือข้อผิดพลาดอื่นๆ หรืออาจมีความยาว IPG ขั้นต่ําน้อยกว่า

ในเวอร์ชั่นก่อน 16.0 ของแกน IP คุณต้องแก้ไขแอปพลิเคชันเพื่อหลีกเลี่ยงเงื่อนไขเหล่านี้ ปัญหา IP Core Hang ได้รับการแก้ไขในอีเธอร์เน็ต IP คอร์อีเธอร์เน็ต 40-100 Gbps ความหน่วงแฝงต่ํา v16.0 และใหม่กว่า คอร์ IP จะระบุเงื่อนไขเหล่านี้ว่าเป็นอินพุตที่ไม่ถูกต้องและแจ้งว่าเกิดข้อผิดพลาด